[心得] 面試心得(聯發科/創發科/瑞鼎/台積)

科技版的各位前輩大家好 先謝謝版上的心得文，小弟受益良多 也非常感謝每一位願意花時間與我面試的主管 取之於科技版，回饋一下自己的面試心得 背景 高科學碩，多益綠色 碩士論文是影像處理相關的硬體實現 IC Contest 決賽入選 TSRI-晶片實作課程，含下線 TSRI-System Verilog課程 跨校修課-成功大學數位IC設計-班高標 按照面試的時間線做排序 ★聯發科技 部門簡介 前身為雷凌科技，主要做 Wifi 晶片 新人可以不懂 Wifi spec，進去會有人帶 部門主要做驗證，職缺是做 Design Verification 一對一，面試時間約 2 小時 發哥的面試是可以準備簡報檔的，所以我有自己帶筆電過去 所以主要的問題都是圍繞在我的學經歷和做過的作品上 像是可不可以做優化、有沒有試過其他解法？ 還有問 System Verilog 和 Verilog 相比起來有什麼優勢 簡述 System Veilog 的特色、晶片下線課程的經驗 是否有 APR 的經驗，繞線塞車要怎麼解 論文方面問我為什麼要做這個題目、可以在哪裡應用、演算法 簡報完之後主管想看我的 Coding-Style 所以我用遠端連回實驗室的電腦，打開幾個.v檔 隨機指幾行程式碼，問說是在做什麼的或是問有沒有可以在優化的 像是 addr == 1023 這個還可以有其他寫法嗎？ 看完之後主管問我怎麼沒有多用 function 和 module 之後還問 C++ 的問題 class 是什麼、功能是什麼、簡述繼承的例子、是否用過 class extend 主管感覺人蠻好的，最後也給我很高的評價 說我學界學得很夠，就缺來業界磨練，不知道是不是客套話 面試的最後要交回一張問卷，上面有一題是要打勾 "不" 感興趣的部門 第一次面試，太緊張沒看清楚就打勾，恩... 結果：無聲卡 ★聯發科技 部門簡介 部門是做網路相關的混訊設計，偏向數位端 屬於網路七層中的後三層 職缺是做 Mixed Signal Circuit Design 一對一，面試時間約 2 小時 簡報檔跟上一場大同小異，這次也有帶筆電過去 這次面我的是一位經理，感覺得出來能力很強 面試問得很深，感覺想測試我的反應能力跟抗壓性 每一個作品都被質疑 為什麼要用這個做法？你怎麼知道 code coverage 夠不夠？ 測資三組夠嗎？設計夠 Robusted 嗎？ 隨機指一個作品問我的設計流程是怎麼樣的 從一開始 spec 開出來到最後的 APR 是怎麼規劃的 最後還有問如何處理 asynchronous clock domains之間的訊號傳輸？ 一個 latch 是用幾個 gate 組成的？ 主管是從小公司一路做上來的，炮火猛烈 自認答得不是很好，尤其是問到比較偏類比的直接陣亡 結果：無聲卡 ★瑞鼎科技 部門簡介 友達光電的子公司 公司做 TV、OLED、notebook 、車用的driver 驅動IC 職缺是做 Digital IC Design Engineer 一對二，面試時間約 1.5 小時 進去先做一個約半小的筆試 題目有簡單的電路圖邏輯閘寫布林函數 也有 Verilog 語法、STA 的 report setup / hold time violated or met 給一串程式碼問功能是什麼 寫出一個 Verilog code 為除3、duty cycle 50% 的 clock 這次也有簡報檔跟筆電過去，但主管說時間有限直接上白板 面試基本上圍繞論文跟自己印象深刻的 Project 介紹 但沒有簡報輔助我覺得自己講的沒有很好，感覺應該涼了 連薪資都沒問就結束這場面試 主管感覺需要即戰力，所以要我講整個設計流程，從頭到尾 從spec開出來 解釋題目、狀態機、怎麼切怎麼做、優化的部分 還有用過的tools能活用到什麼程度、解過什麼錯、用過什麼指令 coding style 如何等等... 結果：感謝函*2 ( 是有沒有這麼感謝XD ) ★創發科技 部門簡介 聯發科技的子公司 主要做 Ethernet、DSL、G.fast、PON 職缺是做 APR 一對三，面試時間約 2.5 小時 進去先做一個約 20 分鐘的筆試 題目有 1、劃出製成的剖面圖和 inverter 2、APR 流程概述，有用過的 command 3、在 APR 前要加入什麼檔案 4、如何收斂 timing 5、描述做過的 APR 遇過什麼 placement 或 route 的問題，怎麼處理 6、congestion 怎麼解 7、兩題電路圖，組合電路跟 D flip-flop，回答 path 的 check point 一題波形圖，兩個波型，描述setup time 跟 hold time 8、DRC 跟 LVS 定義概述 白板題 畫出 APR 流程，並講解congestion、CTS、placement、hot spot 簡述 .tf .sdf .sdc _syn.v 是什麼 還有提問為什麼想做 APR 、TSRI下線經驗、人格特質、IC Contest分工 部門氛圍感覺不錯，主管人也蠻好的，是所有面試中最喜歡的 結果：offer get ★台積電 身為一個設計的學生，一直非常好奇 TSMC 在做什麼 以及台積的流言是不是真的，還有面試的流程、福利之類的 感覺最近非常缺人，一次就丟兩個缺給我，濕蝕刻跟黃光設備 兩場面試排在同一天，每一場都約 50 分鐘，大致上的流程為 適性測驗->英文測驗(免測)->十八廠一面(蝕刻)->用餐->十四廠一面(黃光)->主管二面 ▲十八廠 WET Equipment Engineer 主管介紹先進製成 5 奈米 職缺、輪班 大夜班 兩人一組 一次七天 七組輪班 個人自我介紹，有提到自己洗過 PCB 主管說自己以前做類比電路 介紹組合語言與 C++速度可以差到 20 倍 說製成、設備之間教學相長 氛圍很棒 主要問人格特質、家庭經濟狀況、問碩士大學高中成績 個人提問：台積電即將在美國設廠主管的看法是？ ▲十四廠 黃光設備工程師 問我設計背景為什麼想面設備，我說因為好奇 XD 表明黃光很操要學的東西很多 大夜班 兩人一組 一次七天 六組輪班 設備不像黑手，比較像機台的醫生 很多可以學 主管說製成比設備容易被裁員 而且黃光是先進製成中最致命的 機台最貴不太會失業 個人提問：我聽親戚說台積電碩畢 300 萬是真的嗎？ ▲主管二面 開頭問是否記得前兩場面試主管的名字 主要問論文跟解決方法的能力 還有是否知道自身的缺點 強調輪班跟操（錢與操度成正比）調查家庭背景 輪班的狀況可能持續 8 年除非升到主管 管理、責任職 有沒有有去其他間面試、有沒有考慮國考或國營、中鋼 結果：婉拒後續 以上就是我的面試心得 跟板上的前輩們相比我還太淺了，如果有講錯也請不吝指教 也祝福各位後生晚輩們求職順利！ -- ※ 發信站: 批踢踢實業坊(ptt.cc), 來自: 111.254.28.25 (臺灣) ※ 文章網址: https://www.ptt.cc/bbs/Tech_Job/M.1594343527.A.C67.html